Hardware-implementatie en -evaluatie van een satellietpositieberekeningsmodule

Abstract

Achtergrond: Het doel van deze thesis was het ontwerpen en implementeren van een meerkanaals GPS ontvanger op een FPGA. De vorige 3 jaar was er al succesvol gewerkt aan deze ontvanger. Zo werden de acquisitie, tracking en demodulatie modules al geïmplementeerd. Het zijn dus deze modules waarop deze thesis verder bouwt. Concreet wilt dit zeggen dat de navigatiedata uit het RAM-geheugen van de demodulatie-unit gehaald wordt en dat men met deze data de gebruikerspositie bepaalt. Resultaten: In deze thesis wordt de navigatiedata eerst geparset, dit komt neer op het plaatsen van de juiste bits van het navigatiewoord in de juiste variabelen. Vervolgens worden deze variabelen omgezet naar een 64 bit double precision formaat. Na het parsen zijn dus alle parameters bekend en is het nog een kwestie van de juiste bewerkingen te doen. Het eerste wat gedaan wordt zijn de operatoren implementeren in hardware, vervolgens worden al deze operatoren juist verbonden en tenslotte worden ze aangestuurd door een FSM. Een andere voorwaarde van deze module is dat deze geïmplementeerd wordt op een Virtex-4. Het spreekt dus voor zich dat er gekozen wordt om een hardware-implementatie te voorzien van deze module, dit doen we door gebruik te maken van VHDL en de Xilinx ISE tool. Aangezien de FPGA een beperkte werkoppervlakte heeft is het dus ook noodzakelijk dat de module binnen deze oppervlakte blijft. Conclusie: Deze thesis bespreekt dus de implementatie van een volledig GPS systeem, waarbij de nadruk ligt op de calculatie-module.