Low-power Dynamic logic circuits for flexible electronics

Abstract

De ontwikkeling van logische poorten op flexibele elektronica is een gebied dat nog grondig moet worden onderzocht. Momenteel worden verschillende logische stijlen gebruikt om logica te maken, die allemaal een hoog statisch stroomverbruik hebben. Deze masterthesis onderzoekt de mogelijkheid om dynamische, energie-efficiënte logica te maken op flexibel substraat.

De eerste benadering was het maken van een vertragende cel voor het cascaden van dynamische logica. Het doel van deze cel is om het rimpelingseffect dat wordt waargenomen in dynamische logica na te bootsen door het signaal met specifieke intervallen door te geven. Een secundaire oplossing die werd overwogen was het gebruik van NAND-poorten in differentiële logica. In deze configuratie functioneert de NAND-poort als de vertragende cel, waardoor het signaal zich kan voortplanten nadat de logische cel zijn berekening voltooid is.

Met behulp van deze voorgestelde logische stijlen en twee-trap resistieve verbruiker logica (2RLL) werd een 4-bit ripple carry-adder ontworpen. Hierop werd een vermogen van 18.6 µW gesimuleerden voor de single-ended logica en 22.8 µW voor de differentiële logica. In tegenstelling tot 2RLL (435 µW) betekent dit een afname van ongeveer 19 keer. Dit verifieert de functionaliteit en energie-efficiëntie van de voorgestelde oplossingen. Het is echter noodzakelijk om te erkennen dat deze cellen een negatieve invloed hebben op de snelheid van het logische circuit. Daarom is het noodzakelijk om efficiëntere cellen te ontwikkelen voor verder werk.