Remote power analysis attacks on reconfigurable cloud resources

Abstract

Field-programmable gate arrays (FPGA) zijn programmeerbare logische circuits met interessante toepassingen in de cloud. Om deze hardware optimaal te benutten zouden meerdere gebruikers dezelfde FPGA kunnen gebruiken. Echter is de configureerbaarheid ook een risico, zo zijn er verschillende side-channel attacks ontwikkeld die de FPGA configureren als een sensor om informatie van andere gebruikers of andere chips met dezelfde voeding te meten. Deze sensors maken gebruik van time-to-digital convertors om het vermogenverbruik te meten op nanosecondeschaal. Als één gebruiker de FPGA gebruikt voor cryptografische doeleinden, dan zou een andere vermogensanalyse kunnen toepassen om de geheime sleutel te achterhalen. Tot op het heden zijn er encryptiemodules tot 100 MHz succesvol aangevallen met tapped delay line sensoren. Er zijn twee nadelen bij deze methde, één nadeel is dat de sensor minder tijd heeft om te meten als de frequentie stijgt. Een ander nadeel is dat deze sensor apart gekalibreerd moet worden voor elk apparaat en elke klokfrequentie. Deze thesis bevat metingen van ring oscillators, registers en AES core activiteit aan 25 en 50 MHz op een Xilinx VC707 FPGA bord. De resultaten bevestigen dat de side-channel leakage afneemt als de frequentie stijgt. Echter is het effect van een enkele AES core te klein om power analysis op uit te voeren.