Timing and design optimization of RISC-V on flexible technologies

Abstract

(TFT)- Dunnefilmtransistortechnologie is een veelbelovende toepassing voor chipfabricage vanwege de lagere kostprijs per oppervlakte en het lichtgewichtkarakter vergeleken met traditionele ,silicium chips, waardoor de technologie bijzonder geschikt is voor Internet of Things (IoT) toepassingen. Deze masterproef onderzoekt de optimalisaties van het ontwerp en de timing van een flexibele chip op basis van TFT-technologie, met als doel een open-source IoT RISC-V-architectuur. Eerst werden verschillende n-type logische topologie ̈en geanalyseerd die gebruikt kunnen worden voor het design van digitale schakelingen. Daarna begon het ontwerpproces met het maken van een standaardcellenbibliotheek, waarbij de voorgestelde verbeteringen van een invertor en ring oscillator toegevoegd werden aan een tape out. Deze bibliotheek werd vervolgens gebruikt in het digitale ontwerpproces, waarin het ontwerp van de cellen geschikt is voor productie. Vervolgens werd het effect van de klokboomsynthese (CTS) op de timingprestaties van de chip onderzocht door middel van simulatie en analyse. Uit de bekomen resultaten kan men concluderen dat CTS een positieve invloed heeft op de timing van een chip, omdat het implementeren van een klokboom de maximale frequentie tijdens simulatie met 66.67% verhoogt voor kleine ontwerpen en zelfs tot een factor 15 voor grotere ontwerpen. De implementatie van een klokboom heeft daarenboven een minimale invloed op zowel het stroomverbruik als het oppervlaktegebruik.